Fork: 0
LuminaSensum / barebox
Browse code
ARM: cache-armv7: Use designated instructions for isb/dsb/dmb
armv7 has designated instructions for the barrier operations,
so use these rather than cp15 operations.

Signed-off-by: Sascha Hauer <s.hauer@pengutronix.de>
WIP_next-LS master next stable/v2017.11 stable/v2018.07 stable/v2018.09 stable/v2018.12 v2020.07.0 v2020.06.0 v2020.05.0 v2020.04.0 v2020.03.0 v2020.02.0 v2020.01.0 v2019.12.0 v2019.11.0 v2019.10.0 v2019.09.0 v2019.08.1 v2019.08.0 v2019.07.0 v2019.06.1 v2019.06.0 v2019.05.0 v2019.04.0 v2019.03.0 v2019.02.0 v2019.01.0 v2018.12.0 v2018.11.0 v2018.10.0 v2018.09.1 v2018.09.0 v2018.08.1 v2018.08.0 v2018.07.2 v2018.07.1 v2018.07.0 v2018.06.0 v2018.05.0 v2018.04.0 v2018.03.0 v2018.02.0 v2018.01.0 v2017.12.0 v2017.11.0
1 parent 9b9379e commit d9d88763f53e741a089241beff46b502d28c7765
@Sascha Hauer Sascha Hauer authored on 26 Sep 2017
Patch
Unified Split
Showing 1 changed file
View
arch/arm/cpu/cache-armv7.S